Lyhyt vastaus: Kalleimmat piirilevyongelmat eivät ole sähköisiä vikoja vaan taloudellisia: johdinleveydet ja -välit, jotka siirtävät valmistuksen kalliimpaan prosessiluokkaan, teorian eikä todellisen valmistuskyvyn mukaan määritelty kerrosrakenne, tarpeettoman tiukat reikätoleranssit ja impedanssikontrolli verkoille, jotka eivät sitä tarvitse. Ne tulevat esiin tarjousvaiheessa, DFM-tarkastuksessa tai pilottituotannossa, kun suunnittelu on jo lukittu ja jokainen korjaus tarkoittaa uudelleensuunnittelua, aikataulun venymistä tai korkeampaa yksikköhintaa. Ratkaisu on käsitellä DFM:ää suunnittelun lähtötietona ja tehdä tärkeimmät valmistettavuustarkistukset ennen layoutin aloittamista, kun suunnan muuttaminen on vielä halpaa.
Jotkin levyt läpäisevät kaikki sähköiset tarkistukset, simuloituvat erinomaisesti ja toimivat moitteettomasti laboratoriossa – mutta epäonnistuvat siellä, missä sillä on eniten merkitystä: kustannuksissa, saannossa ja skaalautuvuudessa.
Nämä ovat taloudellisia epäonnistumisia, ja ne havaitaan lähes aina liian myöhään.
Siinä vaiheessa, kun ne tulevat esiin, suunnittelu on lukittu, toimittajat valittu ja aikataulut lyöty lukkoon. Korjaukset ovat kivuliaita, kompromissit kasaantuvat ja katteet katoavat.
Kun piirilevy ei epäonnistu sähköisesti – vaan taloudellisesti
Monet myöhäisen vaiheen piirilevyongelmat eivät johdu ”huonosta suunnittelusta” perinteisessä mielessä. Ne johtuvat suunnittelupäätöksistä, jotka on tehty ilman valmistusnäkökulmaa.
Tyypillisiä myöhäisiä yllätyksiä ovat esimerkiksi:
Johdinleveydet ja -välit, jotka toimivat CADissa mutta siirtävät valmistuksen kalliimpaan prosessiluokkaan
Kerrosrakenteet, jotka on määritelty teoreettisen suorituskyvyn eikä todellisen valmistuskyvykkyyden perusteella
Tarpeettoman tiukat reikä- ja toleranssivaatimukset, jotka heikentävät saantoa
Liian tiukasti määritellyt impedanssivaatimukset verkoille, jotka eivät niitä todellisuudessa tarvitse
Mikään näistä ei välttämättä riko levyä sähköisesti.
Ne rikkovat liiketoimintalogiikan.
Ja kun ongelmat havaitaan – usein tarjousten, DFM-tarkastusten tai pilotointituotannon yhteydessä – kustannukset ovat jo lukkiutuneet.
Todellinen ongelma: DFM tehdään liian myöhään
Monissa prosesseissa DFM nähdään layoutin jälkeisenä tarkistuslistana:
”Tehdään ensin reititys valmiiksi, katsotaan sitten mitä tehdas sanoo.”
Tässä vaiheessa jokainen DFM-kommentti tarkoittaa:
Uudelleensuunnittelua
Aikataulun venymistä
Tai korkeampaa yksikkökustannusta
Todellinen DFM ei ole hyväksyntävaihe.
Se on suunnittelun lähtötieto.
Vaikuttavimmat DFM-päätökset tehdään ennen kuin layout edes aloitetaan – silloin kun suunnan muuttaminen on vielä halpaa.
DFM-tarkastukset, jotka tulisi tehdä ennen layoutin aloittamista
Seuraavat valmistettavuuteen liittyvät tarkistukset tuottavat suurimman hyödyn, kun ne tehdään ajoissa:
1. Valmistajan kyvykkyyksien huomiointi
Ennen ensimmäistäkään vedettyä johtoa varmista:
Minimi johdinleveydet ja -välit (sisä- ja ulkokerrokset)
Mitkä via-rakenteet ovat aidosti standardeja ja mitkä ”saatavilla lisähintaan”
Porauksen aspect ratio -rajat
Yleisten CAD-oletusten käyttäminen todellisten valmistusrajojen sijaan johtaa nopeasti tarpeettomiin kustannuksiin.
2. Kerrosrakenne todellisuuden, ei teorian mukaan
Kerrosrakenne määrittää huomaamatta kustannusten lähtötason.
Kerrosten määrä suhteessa todellisiin impedanssitarpeisiin
Standardilaminaatit vs. erikoismateriaalit
Kuparipaksuudet, jotka tasapainottavat suorituskyvyn ja saannon
Teoreettisesti täydellinen kerrosrakenne voi olla kallis sarjatuotannossa.
3. Reikästrategia ja toleranssit
Kysy vaikeita kysymyksiä ajoissa:
Mikä on todellisuudessa pienin tarpeellinen valmiin reiän koko?
Tuovatko nämä toleranssit toiminnallista arvoa – vai vain riskiä?
Mitkä reiät on oikeasti pinnoitava?
Ylitiukat reikävaatimukset ovat yksi yleisimmistä, mutta huomaamattomista saanto-ongelmien aiheuttajista.
4. Impedanssivaatimusten realismi
Kaikki nopeat signaalit eivät vaadi tiukkaa impedanssikontrollia.
Mitkä verkot oikeasti tarvitsevat kontrolloidun impedanssin?
Kuinka tiukka toleranssi on aidosti tarpeen?
Ovatko referenssitasot jatkuvia?
Ylispesifioitu impedanssi kasvattaa kustannuksia usein ilman todellista hyötyä.
5. Komponenttien ja footprintien valmistettavuus
Ennen footprintien lukitsemista:
Ovatko padikoot ja juotteenestomaskin aukot standardeja?
Vastaavatko tiheäjakoiset BGA:t käytettävissä olevia kokoonpanoprosesseja?
Ovatko via-in-pad -oletukset linjassa täyttökyvykkyyksien kanssa?
Footprintit ovat huomattavasti vaikeampia korjata myöhemmin kuin reititys.
6. Levyn muoto ja panelointioletukset
Levyn ääriviivapäätökset vaikuttavat paljon mekaniikkaa laajemmin:
Epäsäännölliset muodot, aukot ja castelloinnit
Kokoonpanokiskot ja työkalut
Reunavälysäännöt
Myöhään tehdyt ääriviivapäätökset pakottavat usein kalliisiin kompromisseihin.
7. Testausstrategia (DFM + DFT)
Valmistus ja testaus kulkevat käsi kädessä:
Testipisteiden saavutettavuus ja väli
Koestussuuntien rajoitteet
Lentävä koetin vs. testifixtuuri
Jos levyä ei voida testata tehokkaasti, sitä ei voida valmistaa taloudellisesti.
Yksinkertainen sääntö, joka säästää rahaa
Yksi ohjenuora, jota käytämme jatkuvasti:
Jos suunnittelupäätös ei selkeästi paranna signaali-, teho- tai luotettavuusominaisuuksia, sitä kannattaa kyseenalaistaa valmistuksen näkökulmasta.
Monimutkaisuutta on helppo lisätä CADissa.
Sen poistaminen tuotannossa on kallista.
Suunnittele arvoa, ei vain toimivuutta
Parhaat piirilevyt eivät ole vain sähköisesti oikein – ne ovat valmistettavia, skaalautuvia ja taloudellisesti kestäviä.
Tähän ei päästä paremmilla loppuvaiheen DRC-tarkastuksilla.
Se vaatii oikeiden DFM-kysymysten esittämistä ennen layoutin aloittamista.
Kun DFM tuodaan suunnittelun alkuun, et vain vältä yllätyksiä – suunnittelet katteen sisään.
Keskeiset faktat
- Levy voi läpäistä kaikki sähköiset tarkistukset ja silti epäonnistua kustannuksissa, saannossa ja skaalautuvuudessa; nämä ongelmat löytyvät yleensä vasta, kun suunnittelu on lukittu.
- Tyypilliset syyt ovat ylitiukat johdinleveydet ja -välit, teoreettinen kerrosrakenne, tarpeettoman tiukat reikätoleranssit ja impedanssikontrolli verkoille, jotka eivät sitä tarvitse.
- Seitsemän tarkistusta tuottaa eniten ennen layoutia: valmistajan kyvykkyys, kerrosrakenne, reikästrategia, impedanssitarpeet, footprintit, levyn muoto ja panelointi sekä testausstrategia.
- Nyrkkisääntö: jos suunnittelupäätös ei selvästi paranna signaali-, teho- tai luotettavuusominaisuuksia, kyseenalaista se valmistuksen näkökulmasta.
- Footprintit ja levyn ääriviiva ovat myöhään huomattavasti vaikeampia korjata kuin reititys.
Usein kysytyt kysymykset
Mitä tarkoittaa piirilevyn taloudellinen epäonnistuminen?
Levyä, joka toimii sähköisesti mutta on liian kallis valmistaa, saanto on heikko tai sitä ei saada skaalattua sarjatuotantoon, koska suunnittelupäätökset tehtiin ilman valmistusnäkökulmaa.
Missä vaiheessa DFM pitäisi tehdä piirilevyprojektissa?
Ennen layoutin aloittamista. Kun reititys on valmis, jokainen DFM-löydös tarkoittaa uudelleensuunnittelua, aikataulun venymistä tai korkeampaa yksikköhintaa; ennen layoutia suunnan muuttaminen on vielä halpaa.
Mitkä suunnittelupäätökset nostavat piirilevyn valmistuskustannuksia useimmin?
Kalliimpaan prosessiluokkaan ajavat johdinleveydet ja -välit, tarpeeseen nähden liian monta kerrosta tai erikoislaminaatit, ylitiukat reikätoleranssit, impedanssikontrolli verkoille, jotka eivät sitä tarvitse, epästandardit footprintit ja hankalat levyn muodot.
Miten Comtec Labs auttaa löytämään nämä ongelmat ajoissa?
Käymme valmistajan kyvykkyyden, kerrosrakenteen, reikästrategian, impedanssitarpeet, footprintit, paneloinnin ja testipisteiden saavutettavuuden läpi yhdessä tiimisi kanssa ennen reitityksen aloittamista, jolloin kustannustaso asetetaan tietoisesti eikä se paljastu tarjousvaiheessa.
Oletko valmis vähentämään piirilevyihin liittyviä yllätyksiä?
Comtec Labs tarjoaa täyden valikoiman palveluita työnkulkusi tehostamiseksi:
PCB-suunnittelupalvelut
PCB-prototypointi
PCB-komponenttien hankinta
PCB-komponenttien kokoonpano
PCB-testaus
PCB-korjaus ja muokkaukset
Piirilevyjen tuotanto
PCB-sarjatuotanto